19 日本国特許庁(JP)

⑩特許出願公開

⑫ 公 開 特 許 公 報 (A)

昭63-41951

⑤Int,Cl,⁴

識別配号

庁内整理番号

匈公開 昭和63年(1988) 2月23日

G 06 F 11/30

310

7343-5B

審査請求 未請求 発明の数 1 (全6頁)

の発明の名称

マイクロコンピユータ

Ш

②特 願 昭61-186545

20出 顋 昭61(1986)8月7日

砂路 明 者 小

壿

群馬県邑楽郡大泉町大字坂田180番地 東京三洋電機株式

会社内

⑪出 願 人 三洋電機株式会社

大阪府守口市京阪本通2丁目18番地

邳代 理 人 弁理士 河野 登夫

明智音

- 1. 発明の名称 マイクロコンピュータ
- 2. 特許提求の範囲
 - その全体を初期状態にリセットするイニシ +ルリセット借号を電源投入時に発生するパ ワーオンクリア国路と、

液パワーオンクリア画路が発生するイニシャルリセット併号によりセットされ、プログラムの実行開始時までにセット状態であることが続取られてリセットされるパワーオンフラグの発生回路とを備えたマイクロコンピュータにおいて、

前紀パワーオンフラグがセット状態である間にのみウォッチドッグ選択債号を出力する 回路と、

接回路からウェッチドッグ選択信号が与えられることにより、プログラムの処理時間が 所定時間以上である場合にオーバフロー信号 を発生するウェッチドッグタイマとして前記 タイマ回路を機能させるウェッチドッグイネ

ーブル信号を出力する回路と

を備えたことを特徴とするマイクロコンピュータ。

3. 発明の詳細な説明

(産業上の利用分野)

木発明はウォッチドッグ機構、即ちプログラム の暴進状態あるいは無限ループからの脱出のため の機能を備えたマイクロコンピュータに関する。 (従来技術)

マイクロコンピュータシステムにおいては、ユーザが自らプログラムを作成しこれを使用することが多い。このようなユーザ自ら作成したプログラムの使用に際しては、バグの存在によるプログラムの暴走、あるいはループの解除条件が適正でないことによる無限ループ等が生じ易い。そこで、所定時間内にプログラム全体、あるいはプログラムを適宜に分割したブロックそれぞれの処理が終了しない場合にはプログラムの暴走または無限ループの発生と見做してシステム全体をイニシャルリセットさせる信何を出力するような、または所

定のステップへジャンプさせるマスク不可能な別 込みは号を発生するようなウォッチドッグ機能を 備えたマイクロコンピュータが普及している。

(発明が解決しようとする問題点)

ところで、従来のウォッチドッグ機能を有するマイクロコンピュータでは、この機能専用のタイマ 随路、即ちウォッチドッグタイマを備えている。このウォッチドッグタイマは、プログラム全体あるいはプログラムを適宜に分割したプログラムを適宜に分割したプログラムを適宜に分割したプログラムであるが、このウェッチドッグタイマがりた。イニンキルリリセット間を計せてスクイマが明は、イニンキルリリセットによりであるには、イニン・アログラムの暴走の停止・無限ループからの脱出を使用しない場合には、そのためウェッチドッグタイマは無駄になるという不経済な面がある。

このような無駄を回避する方策としては、たと えばウェッチドッグタイマとしての概念を含む複

本発明は以上のような事情に描みてなされたものであり、ウォッチドッグタイマとして使用されるタイマ回路が、プログラムの暴走時にウォッチドッグタイマとして機能しなくなることを回避し、またウォッチドッグ 機能を使用しない 場合にはタイマ回路を他の用途に自由に使用可能なマイクロコンピュータの提供を目的とする。

(問題点を解決するための手段)

数の用途にプログラムによりソフトウェア的に切換え得るようなタイマ国路の構成が考えられる。 しかしこのようなプログラムによりタイマ回路を ウォッチドックタイマから他の用途に切換える。 ではないのようなのみをによりタイマがある。 は成を探る場合、プログラムのみをによりタイマ に切り換わる可能性がある。 従って、ウォッチドック タイマとして使用しているタイマ回路が他の走して に使用されるような状態にプログラムが発走して しまうと、せっかくのウォッチドッグ 概意味になってしまう。

他の方法として、たとえばタイマ回路を一旦ウォッチドッグタイマとして使用するように設定した場合には、他の用途へのプログラムによる切換えが行えないような構成とすることが考えられる。しかし、このようなタイマ回路の動作に特別の規定を设ける構成は、タイマ回路の使い勝手を懸くし、またプログラミング及びデバッグ時に確々の問題を生じ易くなる。

を発生するウェッチドッグタイマとして前紀タイマ回路を機能させるウェッチドッグイネーブル信号を出力する回路とを備えたことを特徴とする。 (作用)

本発明のマイクロコンピュータでは、 電源投入 直後においてのみウェッチドッグ機能を使用する か否かの選択が可能になり、ウェッチドッグ機能 が使用されない場合にはタイマ回路を他の用途に 何等の制約無しに使用可能である。

(実施例)

以下、本発明をその実施例を示す図面に基づいて辞述する。

第1図は本発明に係るマイクロコンピュータの 関部の構成を示すプロック図である。

図中1は電源線であり、電源電圧 V ccが印加されている。

2 は一場を電源線 1 に接続された手動操作自動 復帰式のイニシャルリセットスイッチであり、そ の値端はORゲート 3 の第 1 の入力端子に接続され ている。従って、イニシャルリセットスイッチ 2 がオン操作されると確認能圧 V ccのパルス信号がORゲート 3 を介してイニシャルリセット信号 IRS として出力される。

図中4はパワーオンクリア回路であり、本発明 装置のメインスイッチが投入された場合にハイレ ベルのパワーオンクリア信号POC をORゲート3の 第2の入力端子に出力する。なお、このORゲート 3に与えられたパワーオンクリア信号POC はイニ シャルリセット信号IRS としてORゲート3から出 力される。またこのパワーオンクリア信号POC は R-Sフリップフロップであるパワーオンフラグ発 生回路5のセット嫡子S及びR-Sフリップフロッ プ7のリセット嫡子Rに与えられている。

パワーオンフラグ発生国路 5 は上述の知くR-Sフリップフロップであり、そのセット端子 Sにパワーオンクリア国路 4 の出力であるパワーオンクリア信号POC が、リセット端子 Rに POFリセット信号が与えられ、出力端子 Qは ANDゲート 6 の第1の入力端子及びパワーオンフラグ信号出力ゲート10に接続されている。

従って、 ANDゲート 6 はハイレベルのパワーオ ンフラグ信号SPOFが与えられている間にのみ、検 言すればパワーオンフラグPOF がセット(*1*) さ れている間にのみハイレベルのウォッチドッグ機 施選択信号NOSBをフリップフロップ 7 のセット端 子 S に出力する。

フリップフロップ 1 は、既述の如く、そのセット協子 S には ANDゲート 6 を介してウォッチドッグ機能選択信号 HDSEが、リセット備子 R にはパワーオンクリア国路 4 の出力であるパワーオンクリア信号 POC がそれぞれ与えられ、出力始子 Q は ANDゲート 8 の一方の人力嫡子に接続されている。

従って、パワーオンフラグ発生回路5から出力されているパワーオンフラグ信号SPORがハイレベルである間にのみハイレベルのウェッチドッグ機構選択信号NDSEが入力されると、AND ゲート6からフリップフロップ1のセット嫡子Sにハイレベルの信号(ウェッチドッグ機構選択信号NDSE)が与えられてフリップフロップ7がセットされる。これにより、フリップフロップ7の出力嫡子Qか

従って、パワーオンクリア国路4からパワーオンクリア倡号POC が出力されると、パワーオンフラグ発生回路 5 はセットされて(投骨すれば、パワーオンフラグPOF がセットされて)その出力であるパワーオンフラグ信号SPOFはいて、カイニシャルルーチンにおいて一旦パワーオのカイニシャルルーチンにおいて一旦パ税取りであることが続取りたい、ハイレベルの POFリセット信号RPOFが発生をフラグ発生国路 5 はリセットであれてその出力である。これにより、パワーオンフラグ発生国路 5 はリセットラグ発生国路 5 はリセットコラグ発生国路 5 はリーオンフラグ信号SPOFはローレベルに転じる。

ANDゲート 6 は、その一方の入力過子には上述の如くパワーオンフラグ発生回路 5 の出力であるパワーオンフラグ信号 SPOFが、他方の入力増子にはウォッチドッグ機能選択信号 HOSEがそれぞれ与えられており、出力増子はフリップフロップ 7 のセット増子 S に投続されている。

らはハイレベルのウォッチドッグイネーブル倡导 WBNEが山力される。

このフリップフロップ 7 の出力、即ちウォッチドッグイネーブル信号WBNBは前述の如く ANDゲート 8 の一方の入力値子に与えられているが、フリップフロップ 7 がリセットされるのはモリセット 値子 R にハイレベルの信号が与えられた場合、具体的にはパワーオンクリア回路 4 からパワーオンクリア信号POC が出力された場合のみであるため、電源が継続して投入されている間はフリップフロップ 7 のセット状態は継続される。

図中9はタイマ図路であり、図示しない設定図路により計時値を設定することが可能であり、またこの設定された計時値の計時が完了した場合にハイレベルのタイマオーパフロー信号TOFを前述の ANDゲート 8 の他方の人力竭子に出力する。 そして、 ANDゲート 8 の出力は前述のORゲート 3 の第 3 の人力竭子に投続されている。

従って、タイマ回路 B から出力されるタイマオーバフロー信号70F は、フリップフロップ 7 から

ハイレベルのウォッチドッグイネーブル信号HENE が出力されている場合、即ちパワーオンフラグ兒 F がセット('1') されていてパワーオンフラグ兒 生回路 5 の出力であるパワーオンフラグ信号POP かハイレベルである間に、ハイレベルのウォッチドッグ 機能 遺択信号 WDSEが発生されて ANDゲート 6 に与えられた場合にのみ ANDゲート 8 を介して ORゲート 3 へ出力されてイニシャルリセット 信号 IRS となる。換言すれば、フリップフロップ 7 がセット状態の場合にのみタイマ回路 9 はウォッチドッグタイマとして機能する。

なお、ゲート10はパワーオンフラグ信号SPOFを パスロへ出力するためのゲートである。

以上のような構成の本発明のマイクロコンピュータの動作について、第2及び3図のタイミング チャートに従って以下に説明する。

ウォッチドッグ機能が選択された場合には第 2 図のタイミングチャートに従って動作する。

まず、電源が投入されると向パワーオンクリア 国路 4 からハイレベルのパワーオンクリア信号POC

トされる、即ちパワーオンフラグPOP がリセット (*O*) される(d)。しかし、フリップフロップ 7 はセット状態を維持しているので、その出力嫡子 Q からはハイレベルのウォッチドッグィネーブル信号 WENA が継続して出力されている(f)。これによりクイマ回路 9 はウォッチドッグタイマとして機能する。

ところで、タイマ国路9はプログラムの実行が開始されると所定の時間が設定されて計時を開始する。そして、タイマ回路9はそのプログラム全体が、あるいはそのプログラムを選定に分割した。各プロックをれぞれが終了するとりセットされる。しかし、プログラムの実行中にプログラムの基定あるいは無限ループが発生したような場合にはメイマ回路9はは、このリセットが行われないまで、はタイマ回路9は日かって、この場合にはタイマ回路9は日かので、この場合にはタイマ回路9は日かので、この場合にはタイマ回路9は日本の大フオーバフロー信号TOPをANDゲート8の一方の人力場子にはハイレベルのウォッチドッグイネーブル信号WENAが与えられている

が出力され(a)、これがORゲート3を介してイニシャルリセット信号IRS として出力され(c)、またパワーオンフラグ発生回路5をセット協子Sに与えられてパワーオンフラグ発生回路5をセットするのでパワーオンフラグ信号SPOPがハイレベルに転じる(d)。 更にフリップフロップ7も初期リセットされる。そして、このパワーオンフラグ信号SPOPがハイレベルを維持している間に、ハイレベルのウェッチドッグ機構選択信号WDSBが与えられると(a)、 ANDゲート6出力がハイレベルに転じてウォッチドッグイネーブル信号NENAが出力される(f)。

そして、たとえばプログラムの実行が開始され そのイニシャルルーチンにおいて、パワーオンフ ラグ信号SPOFがハイレベルであること、即ちパワ ーオンフラグPOF のセット状態が旋取られると、 POFリセット信号RPOFが発生され、パワーオンフ ラグ発生回路5のリセット帽子Rに与えられば、 これによりパワーオンフラグ発生回路5がリセッ

ので、 ANDゲート 8 出力はハイレベルに転じてOR ゲート 3 の第 3 の入力協子に与えられる。これに より、ORゲート 3 からはハイレベルのイニシャル リセット(RS 信号が出力される(o)。

なお、イニシャルリセットスイッチ 2 がオン操作された場合(I)にも、ORゲート 3 からイニシャルリセット信号IRS が出力される(c)ことは勿論である。

一方、ウォッチドッグ機能が選択されない場合には第3図のタイミングチャートに従って動作する。即ち、ウォッチドッグ機能が選択されない場合には、ハイレベルのウォッチドッグ機能選択は 7 がセットされることはなく、従ってハイレベルのウォッチドッグイネーブル信号WENAが出力される ウォッチドッグイネーブル信号WENAが出力 らいイレベルの信辱が出力されるような事態が発生して ANOゲート 8 にタイマオーバフロー信号TOP として与えられたとしても、 ANDゲート 8 出力 はコーレベルを維持するので、ORゲート 3 からイニ

シャルリセット信号IRS が出力されることはない(c)。

なお、上記実施例では、ウォッチドッグタイマとしてのタイマ回路 S がオーバフロー信号を出力した場合に、イニシャルリセット信号 IRS が発生されるように構成してあるが、代わりにマスク不可能な(アンマスカブル)初込み信号を出力してプログラムの実行を所定のステップにジャンプさせる構成としてもよいことは勿論である。

(効果)


以上のように本発明では、電源の校人時にのみタイマ回路にウォッチドッグタイマとしての機能を付与するか否かを選択し得るので、ウォッチラムが暴走した場合にもタイマ回路はウォッチドラムが暴走したの機能を確実に維持し、またウッナドッグ機能が選択されなかった場合には優をでいまた。 でのウォッチドッグタイマとしての機能をでいませる。 である必要なしにプログラミングあるいはディッグ等が行えるので、非常に使い勝手のよいウォッタ チドッグ機能を有するマイクロコンピュータが実 現される。

4. 図面の簡単な説明


第1図は本発明のマイクロコンピュータの要部の構成を示すプロック図、第2、3図はその動作説 切のためのタイミングチャートである。


2 …イニシャルリセットスイッチ 4 …パワーオンクリア回路 5 …パワーオンフラグ発生回路 6 … ANDゲート 7 …フリップフロップ 9 … タイマ回路

特 许 出願人 三洋電機株式会社 外 1名 代理人 弁理士 河 野 登 央



第 1 図





This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:
☐ BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
☐ FADED TEXT OR DRAWING
☑ BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
☐ LINES OR MARKS ON ORIGINAL DOCUMENT
REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
□ OTHER:

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.